西安电子科技大学
XIDIAN UNIVERSITY

数字电路系列远程实验报告

实验三 集成触发器实验

学　　院：网络与信息安全学院

班　　级：2218039

姓　　名：廖鑫洋

学　　号：22009201118

实验日期：2024 年 03 月 24 日

电工电子实验教学中心

Laboratories of Electrotechnics & Electronics

实验三 集成触发器实验

一、实验目的

1. 熟悉常用触发器的基本结构及其逻辑功能。

2. 能用触发器设计基本的时序逻辑电路。

二、实验所用仪器设备

1. 万用表 1 台；
2. 直流稳压电源 1 台；
3. 函数信号发生器 1 套；
4. 双踪示波器 1 台；
5. 数字电路实验版 1 台；
6. 计算机 1 台。

三、实验任务及要求

1. 基本实验器件

给定器件为：双 D 触发器(74LS74)1 只，双 JK 触发器(74LS76)1 只，四 2 输入异或门(74LS86)1 只，六反相器(74lS04)1 只。

2. 基本命题

（1）用双 D 触发器 74LS74 构成一个异步的四进制减法计数器，并进行逻辑功能的验证。

a. 用 1Hz 脉冲输入，触发器状态用指示灯显示。

b. 用 1kHz 连续脉冲输入，用示波器比较其输入、输出信号波形。

（2）用双 JK 触发器 74LS76 构成一个同步四进制加法计数器，并进行逻辑功能的验证。

a. 用 1Hz 脉冲输入，触发器状态用指示灯显示。

b. 用 1kHz 连续脉冲输入，用示波器比较其输入、输出信号波形。

（3）用双 D 触发器 74LS74 和与非门 74LS00 设计一个广告流水灯时序电路，广

告流水灯有四个灯，这四个灯始终是一暗三明且暗灯循环右移，其状态图如下所示，图中¤表示灯亮，◎表示灯暗。

1CP ◎ ¤ ¤ ¤

2CP ¤ ◎ ¤ ¤

3CP ¤ ¤ ◎ ¤

4CP ¤ ¤ ¤ ◎

3．实验要求

根据试验任务，先进行电路的设计，然后在计算机上进行虚拟实验，仿真结果正确后，在实验板上搭建实验电路，利用指示部件或仪器观察实验结果是否正确，如果不正确，查找故障直至正确为止。最后一项工作是撰写实验报告、整理文档，对实验进行总结。

四、实验说明及思路提示

触发器是组成时序逻辑电路的最基本的逻辑单元，不仅作为独立的集成元件被大量使用，而且还是组成计数器、移位寄存器或其它时序电路的基本单元电路。

触发器按结构分主要有钟控式、维持阻塞式、主从式和边沿触发式四种，按功能可分为 RS 触发器、D 触发器、JK 触发器、T 和触发器等，按触发方式分有边沿触发和电平触发两种。

1. D 触发器

D 触发器的逻辑符号如图 1 所示，它的基本结构形式多为维持阻塞型，所以它是在 CP 脉冲的上升沿触发翻转的。触发器的次态决定于 CP 脉冲上升沿到来之前 D 的状态，即 $Q^{n+1}=D$。由于在 CP=1 期间电路具有维持阻塞作用，所以在 CP=1 期间，D 端的状态变化不会影响触发器的输出状态。 $\overline{R}_D$ 和 $\overline{S}_D$ 分别是决定触发器初态的直接置“0”置

“1”端。本实验中所用 D 触发器，型号为 74LS74，是一个上升沿触发的双 D 触发器。在 74LS74 中，$\overline{R}_D$和$\overline{S}_D$为低电平有效，当不用强迫置“0”置“1”时，$\overline{R}_D$和$\overline{S}_D$端都应接高电平。




图 1 D 触发器

表 1 D 触发器功能表

输入				输出	
S_D’	R_D’	CP	D	Q	Q’
0	1	X	X	1	0
1	0	X	X	0	1
1	1	↑	1	1	0
1	1	↑	0	0	1
1	1	0/↓	X	保持	保持
0	0	X	X	禁止	禁止

2. JK 触发器

JK 触发器的逻辑符号如图 2 所示。它的基本结构形式有主从式和边沿触发两种，且多为边沿触发，一般情况下是在 CP 脉冲的下降沿触发翻转的。触发器次态取决于下列方程：

$$Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n \qquad (1)$$

可见，它具有置“0”、置“1”、保持和翻转四种功能。$\overline{R}_D$和$\overline{S}_D$仍为直接置“0”置“1”端。本实验所用 JK 触发器是一个下降沿触发的双 JK 触发器，型号为 74LS76。在 74LS76 中，同样，$\overline{R}_D$和$\overline{S}_D$为低电平有效，当不用强迫置“0”置“1”时，$\overline{R}_D$和$\overline{S}_D$端都应接高电平。




图 3 JK 触发器

J	K	Q_n	$\overline{R}_D$	$\overline{S}_D$	CP	Q^{n+1}	注
0	0	0	1	1	↓	0	保持
0	0	1	1	1	↓	1	
0	1	0	1	1	↓	0	同步置0
0	1	1	1	1	↓	0	
1	0	0	1	1	↓	1	同步置1
1	0	1	1	1	↓	1	
1	1	0	1	1	↓	1	翻转
1	1	1	1	1	↓	0	
×	×	0	1	1	↑	0	不变
×	×	1	1	1	↑	1	
×	×	×	0	1	×	1	异步置0
×	×	×	1	0	×	0	异步置1
×	×	×	0	0	×	不用	不允许

表 2 JK 触发器功能表

3. 用触发器设计简单的时序逻辑电路

触发器是构成各种时序逻辑电路的基本单元，一般时序逻辑电路的设计步骤可按如下过程进行：

（1）根据设计要求，确定计数器进制数 N，进而确定触发器数目 n，一般应满足 $2^{n-1} < N < 2^n$。

（2）列出计数器状态表。

（3）由选用的 D 触发器或 JK 触发器的逻辑功能求出激励表。

（4）将状态表和激励表用卡诺图进行化简，得到各触发器输入端和初态 Q^n 之间的逻辑表达式，即驱动方程。

（5）进行自启动检查。

（6）画出逻辑电路图。


五、实验设计过程

1. 实验内容 1 设计

根据题目列出真值表如下所示

Q_2	Q_1	Q_2^{n+1}	Q_1^{n+1}
1	1	1	0
1	0	0	1
0	1	0	0
0	0	1	1

根据真值表进而得到实验电路图如下图所示




2. 实验内容 2 设计

同步四进制加法计数器的真值表如下

Q_2	Q_1	Q_2^{n+1}	Q_1^{n+1}
0	0	0	1
0	1	1	0
1	0	1	1

1	1	0	0

根据真值表可以得到函数表达式，进而可以画出电路图如下所示




3. 实验内容 3 设计

实验真值表如下所示

Q_2	Q_1	Q_2^{n+1}	Q_1^{n+1}
1	1	1	0
1	0	0	1
0	1	0	0
0	0	1	1

根据真值表进而画出电路图如下所示




六、数据记录与处理


1. 实验内容 1：


① 线上实验平台截图


输入 1Hz 时钟脉冲时，运行时输出结果的实验电路截图：

顺次截图如下所示





实验模块
器件库
姓名：李鑫洋 学号：22009201118
全屏
截屏
导入
导出
连线样式
选中修改
发光二极管模块
L9 L10 L11 L12 L13 L14 L15 L16
L1 L2 L3 L4 L5 L6 L7 L8
VCC
GND
1HZ 2HZ 4HZ 8HZ
时钟输出
1KHZ 10KHZ 1MHZ CPLUS
CH1 CH3 CH5 CH7
逻辑分析仪
AIN
CH2 CH4 CH6 CH8
电源
接地
K1 K2 K3 K4 K5 K6 K7 K8 K9 K10 K11 K12 K13 K14 K15 K16


实验模块
器件库
姓名：李鑫洋 学号：22009201118
全屏
截屏
导入
导出
连线样式
选中修改
发光二极管模块
L9 L10 L11 L12 L13 L14 L15 L16
L1 L2 L3 L4 L5 L6 L7 L8
VCC
GND
1HZ 2HZ 4HZ 8HZ
时钟输出
1KHZ 10KHZ 1MHZ CPLUS
CH1 CH3 CH5 CH7
逻辑分析仪
AIN
CH2 CH4 CH6 CH8
电源
接地
K1 K2 K3 K4 K5 K6 K7 K8 K9 K10 K11 K12 K13 K14 K15 K16



输入 1KHz 时钟时，无需打开逻辑分析仪时的实验电路截图：




② 实验数据记录

输入 1Hz 时钟脉冲时，L1、L2 状态转换真值表：

状态转换真值表

L2	L1	L_2^{n+1}	L_1^{n+1}
1	1	1	0
1	0	0	1
0	1	0	0
0	0	1	1


输入 1KHz 时钟时，CP、Q2、Q1 在逻辑分析仪上的输出时序图（截屏）：





2. 实验内容 2：


① 线上实验平台截图

输入 1Hz 时钟脉冲时，运行时输出结果的实验电路截图：



实验模块
器件库
姓名：廖鑫洋 学号：22009201118
全屏
截屏
发光二极管模块
时钟输出
电源
接地


实验模块
器件库
姓名：廖鑫洋 学号：22009201118
全屏
截屏
发光二极管模块
时钟输出
电源
接地





输入 1KHz 时钟时，无需打开逻辑分析仪时的实验电路截图：




② 实验数据记录

输入 1Hz 时钟脉冲时，L1、L2 状态转换真值表：

状态转换真值表

L2	L1	L_2^{n+1}	L_1^{n+1}
0	0	0	1
0	1	1	0
1	0	1	1
1	1	0	0


输入 1KHz 时钟时，CP、Q2、Q1 在逻辑分析仪上的输出时序图（截屏）：




3. 实验内容 3：


① 线上实验平台截图

输入 1Hz 时钟时，广告灯运行时输出结果的实验电路截图：





实验模块
器件库
姓名：廖鑫洋 学号：22009201118
发光二极管模块
VCC
GND
7474
7400
1HZ 2HZ 4HZ 8HZ
时钟输出
1KHZ 10KHZ 1MHZ CPLUS
CH1 CH3 CH5 CH7
逻辑分析仪 AIN
CH2 CH4 CH6 CH8
电源
接地
全屏
截屏




② 实验数据记录

输入 1Hz 时钟脉冲时，广告灯状态转换真值表：

L1	L2	L3	L4	$L1^{n+1}$	$L2^{n+1}$	$L3^{n+1}$	$L4^{n+1}$
0	1	1	1	1	0	1	1
1	0	1	1	1	1	0	1
1	1	0	1	1	1	1	0
1	1	1	0	0	1	1	1

输入 1kHz 时钟时，CP、Q2、Q1、L1~L4 在逻辑分析仪上的输出时序图（截屏）：



七、实验分析与总结

本次线上实验让我熟悉常用触发器的基本结构及其逻辑功能。能用触发器设计基本的时序逻辑电路。并让我进一步熟悉了线上实验的操作，使我对数电知识有更深一步的掌握，收获颇多。